SIENOVO
Back to Blog

【NI国产替代】PXIe-7890硬件在环仿真， 8 AO，16路低延迟AO，64路DIO，FlexRIO多功能I/O模块

#fpga开发#数据采集卡#NI国产替代#PXIe-7890

PXIe‑7890 硬件在环（HIL）仿真平台概述

在电动汽车、航空航天以及工业自动化等领域，硬件在环（HIL） 仿真已经成为验证电子控制单元（ECU）功能与性能的关键手段。PXIe‑7890 作为 NI（National Instruments）推出的高性能 PXI FlexRIO 多功能 I/O 模块，专为信号级逆变器 HIL 场景设计，能够在单板上集成 模拟输入（AI）、低延迟模拟输出（AO）、数字 I/O（DIO） 以及 Kintex Ultrascale FPGA，并提供高速串行接口（QSFP），满足多电机模型的同步驱动需求。本文将围绕 PXIe‑7890 的硬件特性、典型应用流程以及在国产替代方案中的价值展开详细说明，帮助读者快速上手并在实际项目中发挥其最大效能。

1. PXIe‑7890 的关键技术规格

项目规格说明
QSFP2 路支持 40 Gbps 或 100 Gbps 高速串行传输，用于与外部高速总线（如 Ethernet、PCIe）互联。
模拟输入（AI）8 通道适用于采集逆变器输出电压、电流等模拟信号，分辨率可达 16 bit（具体取决于固件配置）。
模拟输出（AO）8 通道（其中 16 路低延迟 AO）提供高精度电压/电流驱动，低延迟路径确保在闭环控制中实现毫秒级响应。
数字 I/O（DIO）64 路支持高速数字信号的输入/输出，可用于状态监测、触发信号以及与外部数字控制器的交互。
FPGAKU060 Kintex Ultrascale集成 2 M 逻辑单元、600 k 触发块，具备强大的并行处理能力，能够在硬件层面实现复杂的控制算法。
PXI 规格PXIe 3.0, 6 U, 18 mm与 PXI chassis 完全兼容，支持同步时钟、触发以及共享资源管理。

图示

2. 为什么选择 PXIe‑7890 进行 HIL 仿真

  1. 完整的 I/O 组合

    • 8 AI + 8 AO（含 16 路低延迟 AO）+ 64 DIO 的组合，使得单板即可覆盖从传感器采集、执行器驱动到数字状态监控的全部需求，避免了多卡拼接导致的同步误差。

  2. Kintex Ultrascale FPGA 的强大算力

    • KU060 FPGA 在逻辑资源、DSP 块以及高速串行收发器方面均优于传统的 Xilinx Virtex 系列，能够在硬件层面实现 多电机模型的并行仿真，显著降低 CPU 负载。

  3. 高速 QSFP 接口

    • 通过 QSFP，PXIe‑7890 能够直接与外部高速网络（如 10 GbE、40 GbE）或其他 PXI 模块进行低时延数据交换，满足 实时闭环控制 的严格时序要求。

  4. PXI 平台的模块化优势

    • 基于 PXIe chassis 的模块化设计，使得系统扩展、维护以及资源共享变得极其便利。多卡同步、触发链路以及共享时钟均可在硬件层面统一管理。

3. 典型的 HIL 仿真工作流

下面以 逆变器驱动电机模型 为例，展示使用 PXIe‑7890 完成 HIL 仿真的完整步骤。

3.1 硬件连接

步骤操作备注
1将逆变器的 电压/电流传感器 通过 BNC 接口接入 PXIe‑7890 的 8 AI 通道确保信号在 ±10 V 范围内，必要时使用前置放大器。
2将 驱动电机的 PWM 信号通过 AO 通道输出到逆变器的控制输入低延迟 AO 线路用于闭环控制，确保时延 < 1 µs（实际取决于 FPGA 配置）。
3将 数字状态（如故障、启动） 通过 DIO 端口与逆变器的数字接口相连采用 3.3 V TTL 电平，支持上拉/下拉配置。
4使用 QSFP 端口将 PXIe‑7890 与 上位主机（PC） 的高速网络卡相连推荐使用 40 GbE QSFP+ 线缆，确保带宽不成为瓶颈。

3.2 软件配置

  1. LabVIEW FPGA 项目

    • 在 LabVIEW 中创建 FPGA VI，使用 NI‑FPGA Interface 库将 AI、AO、DIO 与 FPGA 逻辑映射。
    • 通过 FIFO 或 DMA 将采集数据传输至主机进行实时显示或后处理。

  2. 实时目标（RT）

    • 在 PXI chassis 中的 RT 计算节点（如 PXIe‑8108）上运行 LabVIEW Real‑Time 程序，负责模型计算、参数调节以及与 FPGA 的同步控制。

  3. 仿真模型

    • 将 电机模型（可使用 Simulink、MATLAB 或自研 C++ 库）编译为实时可执行文件，加载到 RT 目标上。模型的输入来自 FPGA 的 AO 输出，输出则写回 FPGA 的 AI 通道。

3.3 验证与调试

  • 时延测量：利用 DIO 触发点，使用示波器捕获 AO 输出到 AI 采样的完整路径，确认整体时延符合设计要求（通常 < 10 µs）。
  • 同步检查：在 LabVIEW 中开启 PXI 同步监视器，观察多卡触发和时钟分配是否出现漂移。
  • 错误注入：通过 DIO 端口向逆变器注入故障信号，验证 ECU 的异常处理逻辑是否能够在预期时间内响应。

4. 在国产替代背景下的价值

随着 国产替代 需求的提升，PXIe‑7890 作为 NI 的高端模块，提供了以下几方面的参考价值：

  1. 技术基准

    • 通过对比国产 FPGA（如华为 Ascend、寒武纪）与 Kintex Ultrascale 在资源利用率、功耗以及时延上的差距，为国产方案的性能定位提供了明确的基准。

  2. 接口兼容

    • QSFP、PXI 3.0 标准均为开放规范，国产硬件完全可以采用相同的物理层实现兼容，从而在系统层面实现平滑迁移。

  3. 软件生态

    • LabVIEW 与 Simulink 等工具链在国内高校与企业已有广泛使用，PXIe‑7890 的使用经验可以直接迁移到国产平台的 OpenCL、Vitis 或 Xilinx SDK 环境中。

  4. 验证方法

    • 本文所述的 时延测量、同步检查、错误注入 等验证手段，是任何 HIL 平台不可或缺的标准流程，国产替代产品在推出前应完整复刻这些测试场景。

5. 常见问题与排查建议

问题可能原因排查步骤
AO 输出波形失真AO 通道负载过大、供电噪声检查 AO 输出端的阻抗匹配，使用低噪声电源；在 LabVIEW 中开启 AO 校准 功能。
AI 采样噪声偏高输入信号未加滤波、采样时钟抖动在信号源前加低通滤波器；确认 PXIe chassis 的时钟源为 外部参考，并使用 时钟同步 功能。
QSFP 连接不稳定光模块不匹配、光纤损耗过大更换相同规格的 QSFP+ 模块；使用 OTDR 检测光纤衰减；确认光纤清洁度。
FPGA 资源不足逻辑设计过于复杂、未进行资源优化在 Vivado/ISE 中查看 Utilization Report，适当使用 IP 核 替代手写逻辑；开启 资源共享 选项。
DIO 触发延迟DIO 端口配置为输入模式、触发链路未对齐确认 DIO 配置为 输出（用于触发）或 双向；使用 PXI Trigger Manager 对齐触发时序。

6. 小结

PXIe‑7890 通过 8 AI、8 AO（含 16 路低延迟 AO）+ 64 DIO + 2 QSFP + KU060 FPGA 的强大组合，为逆变器等功率电子系统的硬件在环仿真提供了“一站式”解决方案。它不仅能够实现 多电机模型的同步驱动，还能在 ECU 性能验证 中复制真实工况，确保测试覆盖的完整性。面对国产替代的趋势，PXIe‑7890 的技术细节和验证方法为国产高性能采集卡与 FPGA 模块的研发提供了清晰的参考路径。

如果您正计划构建或升级 HIL 仿真平台，建议从 硬件选型 → 系统集成 → 软件配置 → 验证调试 四个阶段系统化推进，充分利用 PXIe‑7890 的模块化优势与 FPGA 的并行计算能力，快速实现从 概念验证 到 量产验证 的完整闭环。祝项目顺利！

View original article on CSDN →