SIENOVO
Back to Blog

国产ARM+FPGA+AD低成本高性能数据采集卡方案

#fpga开发

前言

近年来，随着中国新基建和“中国制造2025”战略的持续推进，工业现场对计算平台的功能要求日益提升。单一的 ARM 处理器已经难以满足能源电力、工业控制、智慧医疗等行业对 多路/高速 AD 采集、多路网口、多路串口、高速并行 DI/DO 以及 高速数据并行处理 等复杂需求。为此，ARM+FPGA 架构逐渐成为工业级嵌入式系统的首选方案。本文将系统阐述 ARM+FPGA 架构的优势、常见的通信方式以及基于国产芯片的低成本高性能数据采集卡方案——RK3399 + 安路 FPGA + 国产 AD。

ARM 与 FPGA 的互补优势

组件主要优势典型应用场景
ARM接口资源丰富（UART、SPI、I²C、CAN、USB、以太网等），功耗低，擅长多媒体显示、逻辑控制、操作系统运行人机交互、边缘 AI 推理、系统管理
FPGA多通道或高速 AD 采集、接口拓展、高速信号传输、并行数据处理，能够实现硬件级的低延迟运算高速采样、实时信号处理、协议转换、加速算法

ARM 负责系统的整体调度、网络协议栈以及用户界面等软硬件协同工作；FPGA 则承担对 高速、并行 数据流的实时捕获与处理，两者通过高速互联实现协同，能够在 性能、成本、功耗 三方面取得综合优势。

常见的 ARM‑FPGA 通信方式

PCIe

  • 优势：带宽高（单通道可达 8 Gbps），适用于对 通信速率 要求极高的分立式 ARM+FPGA 方案。
  • 劣势：FPGA 端需要集成 PCIe 控制器，导致 芯片成本 明显上升；同时 PCB 设计和验证难度较大。

低成本高速接口

  • MIPI‑CSI / MIPI‑DSI：适用于图像/视频流的高速传输，成本相对低。
  • LVDS / HSMC：在板级实现高速并行传输，常用于 AD 采样数据的搬运。
  • 自定义高速串行/并行协议：通过 ARM 的高速 IO（如 EMIO、GPIO）与 FPGA 的相应端口直接对接，能够在 保持低成本 的前提下实现 数百 Mbps 级别的带宽。

在成本敏感的工业场景中，往往倾向于 放弃 PCIe，转而采用 自定义高速互联（如 LVDS、MIPI）来降低 FPGA 选型和 PCB 费用。

国产低成本方案的需求分析

对能源电力、工业控制等行业而言，理想的方案应同时满足以下几点：

  1. 性能与成本兼顾：既要实现 ARM 与 FPGA 的高速通信，又要控制整体 BOM 成本在可接受范围内。
  2. 国产化：优先使用国产处理器、FPGA 与 AD 芯片，以降低供应链风险并符合国家政策导向。
  3. 易于集成：提供完整的软硬件参考设计，降低二次开发门槛。

基于上述需求，信迈科技 提出了 RK3399 + 安路 FPGA + 国产 AD 的组合方案。

方案概述：RK3399 + 安路 FPGA + 国产 AD

1. RK3399（国产 ARM 处理器）

  • 核心：双核 Cortex‑A72 + 四核 Cortex‑A53，提供强大的计算能力和丰富的外设接口（USB 3.0、Gigabit Ethernet、PCIe 2.0 x1、MIPI‑CSI/DSI 等）。
  • 优势：功耗低、生态成熟（支持 Linux、Android），并且已实现国产化（如瑞芯微的国产化版本），满足国家对国产芯片的需求。

2. 安路 FPGA（国产低成本 FPGA）

  • 产品系列：安路（Anlogic）提供的 ECP5、MACH 系列 FPGA，具备 LVDS、MIPI、DDR 接口，能够实现高速数据搬运。
  • 成本优势：相较于 Xilinx/Intel 的高端 FPGA，安路 FPGA 在 价格 与 功耗 上更具竞争力，且已实现国产化供应。

3. 国产 AD（模数转换器）

  • 典型型号：如 华大半导体 的 AD9226（12 bit、2 GS/s）或 中科微 的 AD7606（16 bit、1 MS/s）等，均提供 多路高速采样 能力。
  • 接口：多数 AD 芯片通过 LVDS 或 SERDES 输出，便于与 FPGA 直接对接，实现 低延迟、无缝传输。

4. 高速通信实现方式

  • LVDS 通道：RK3399 的 MIPI‑DSI 或 GPIO 通过 LVDS 转换器 与安路 FPGA 的 LVDS 接口相连，单通道可达 500 Mbps，多通道叠加后满足 数 Gbps 的采样带宽需求。
  • DMA 机制：在 ARM 端配置 DMA，将 FPGA 采集的原始数据直接搬运至 DDR，随后由 Linux 驱动或用户空间程序进行后处理。
  • 中断/轮询：FPGA 通过 IRQ 向 ARM 发送采样完成或缓冲溢出信号，确保实时性。

参考实现步骤

下面给出一个基于上述硬件平台的基本实现流程，帮助工程师快速落地。

步骤 1：硬件原理图设计

  1. 电源：为 RK3399、安路 FPGA 与 AD 芯片分别设计 3.3 V、1.8 V、2.5 V 稳压模块，确保噪声抑制在 ±5 mV 以内。
  2. 时钟：使用 100 MHz 晶振为 FPGA 提供主时钟，AD 芯片使用 内部 PLL 生成采样时钟；若需要更高采样率，可在 FPGA 侧加入 MMCM 或 PLL 进行倍频。
  3. 高速接口：通过 LVDS 8‑lane 将 AD 的采样数据传输至 FPGA；在 FPGA 与 RK3399 之间使用 MIPI‑DSI 或 GPIO‑LVDS 进行双向高速通信。
  4. 调试点：在关键节点（AD 输出、FPGA 输入、FPGA‑ARM 互联）预留 测试点 与 示波器探针，便于后期调试。

步骤 2：FPGA 逻辑实现

  • 采样数据捕获：使用 LVDS 接收器 IP 将 AD 的串行数据解串为并行帧，随后进入 FIFO 缓冲区。
  • DMA 控制器：实现 AXI‑DMA 接口，支持 循环缓冲 与 双缓冲（Ping‑Pong）模式，确保 ARM 能够在不阻塞采样的情况下读取数据。
  • 通信协议：在 FPGA 中实现 自定义协议（如基于 AXI‑Lite 的寄存器映射），用于 ARM 读取状态、配置采样率、启动/停止采集等操作。

步骤 3：ARM 软件开发

  1. 驱动层：基于 Linux UIO 或 platform driver 编写 FPGA‑DMA 驱动，完成 内存映射、中断注册 与 缓冲管理。 2.用户空间库：提供 C/C++ API（如 ad_start()、ad_stop()、ad_read(buf, len)）封装底层驱动，方便上层应用调用。
  2. 应用层：实现 实时数据可视化（如使用 Qt、Python‑Matplotlib）或 边缘 AI 推理（将采样数据喂入 TensorFlow Lite 模型），展示 ARM+FPGA 联合计算的完整链路。

步骤 4：系统调试与验证

  • 时序分析：使用 SignalTap（安路 FPGA 自带）或 Logic Analyzer 捕获 LVDS 时序，确保 AD 输出符合 采样时钟 的要求。
  • 性能测试：在 Linux 下使用 dd、perf 等工具测量 DMA 吞吐 与 CPU 利用率，验证系统能够在 ≥ 80 % 的 CPU 空闲情况下完成 1 GS/s 采样。
  • 功耗评估：通过 功耗分析仪 记录 RK3399、FPGA 与 AD 的功耗曲线，确保整体功耗在 10 W 以内，满足工业现场的散热限制。

方案优势总结

项目传统方案（高端 FPGA + PCIe）本方案（国产 ARM + 安路 FPGA + LVDS）
成本FPGA 与 PCIe 控制器成本高，整体 BOM 价格常在 2000 USD 以上安路 FPGA 与 LVDS 方案成本约为 800 USD，降低约 60%
国产化依赖进口 FPGA 与 PCIe IP，受制于供应链完全使用国产 ARM、FPGA、AD，符合国产化政策
带宽PCIe x1 可达 8 GbpsLVDS 多通道组合可实现 4‑6 Gbps，满足多数高速采集需求
功耗高端 FPGA 功耗 > 15 W安路 FPGA + RK3399 总功耗 < 10 W
开发难度PCIe 协议栈复杂，驱动成熟度低LVDS+DMA 方案成熟，Linux 社区已有相应驱动支持

结语

ARM+FPGA 的组合为工业现场提供了 “软硬协同、低功耗、高性能” 的理想平台。通过 RK3399 与 安路 FPGA 的国产化搭配，再配合 国产 AD 芯片，能够在保持 成本竞争力 的同时实现 高速多路采集 与 实时数据处理。本文提供的硬件选型、逻辑实现与软件开发思路，可帮助工程师快速落地该方案，进一步推动国产边缘 AI 与工业计算的落地应用。

View original article on CSDN →